#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03192725 A

(43) Date of publication of application: 22.08.91

(51) Int. CI

H01L 21/331 H01L 29/205 H01L 29/73

(21) Application number: 01334437

(22) Date of filing: 21.12.89

(71) Applicant:

MATSUSHITA ELECTRIC IND CO

LTD

(72) Inventor:

NAKAGAWA ATSUSHI

INADA MASAKI


# (54) BIPOLAR TRANSISTOR AND MANUFACTURE THEREOF

#### (57) Abstract:

PURPOSE: To enable the title bipolar transistor having excellent frequency characteristics to be manufactured by a method wherein a contact layer for base electrode formed of a super lattice layer and pGaSb is provided between a semiconductor material formed into a base layer and a CaSb layer.

CONSTITUTION: A super lattice layer 4a formed of a p type doped semiconductor material and gallium antimonide (pGaSb) as well as a contact layer 4b formed of the gallium antimonide (pGaSb) containing p type impurity are provided on a base layer leading-out electrode formation region. That is, in case of the direct junction of pGaAs 4 and pGaSb 4b, a high barrier is formed on the pGaAs 4 side by the difference in valence electron band energy however, the level of the barrier can be restricted to a lower value by leading-in the super lattice 4a. Furthermore, the hole in the super lattice layer 4a is advanced by tunneling process while the fermi level in the interface between a metal and pGaSb is pinned down within the range of the valence electron band energy thereby enabling the base resistance to be lowered notably. Through these procedures, a bipolar transistor in small base resistance having excellent frequency characteristics can be manufactured.

COPYRIGHT: (C)1991,JPO&Japio



# ◎ 公 開 特 許 公 報(A) 平3-192725

@Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)8月22日

H 01 L 21/331 29/205 29/73

8225-5F

8225-5F H 01 L 29/72

審査請求 未請求 請求項の数 2 (全5頁)

**図発明の名称** バイポーラトランジスタおよびその製造方法

②特 願 平1-334437

②出 願 平1(1989)12月21日

@発明者 中 川

敦 : 紀 大阪府門真市大字門真1006番地 松下電器産業株式会社内

**@発明者 稲田 雅** 

大阪府門真市大字門真1006番地 松下電器産業株式会社内

⑩出 願 人 松下電器産業株式会社⑭代 理 人 弁理士 栗野 重孝

大阪府門真市大字門真1006番地

外1名

#### 明 細 書

#### 1. 発明の名称

パイポーラトランジスタおよびその製造方法

#### 2. 特許請求の範囲

(2)半絶縁性基板上に第1(又は第3)の半導体材料からなるコレクタ(又はエミッタ)層と、前

記コレクタ(又はエミッタ) 層の上に第2の上に第3(の上に第3(の上の人のの上にある。 の上ののとなる。 の上ののとなる。 の上ののとなる。 の半期では、ないのではないのでは、ないのではないのでは、ないでは、ないのではないでは、ないのではないでは、ないのではないでは、ないでは、ないでは、ないでは、ないでは、ないのでは、ないでは、ないのでは、な

### 3. 発明の詳細な説明

産業上の利用分野

本発明はバイポーラトランジスタおよびその製造方法に関する。

従来の技術

一般にパイポーラトランジスタの遮断周波数 stt

は次式で表せる。

 $ft = 1/2\pi \tau ec$ 

 $\tau$  ec=  $\tau$  e+  $\tau$  b+  $\tau$  c+  $\tau$  cc

τeはエミッタ空乏層充電時間 τbはペース領域 のキャリア走行時間 rcはコレクタ空乏層のキャ リア走行時間 rccはコレクタ空乏層充電時間で ある。 またトランジスタの最大発振周波数 fmaxは 次式で与えられる。

 $fmax = \sqrt{ft/8\pi} Rb \times Cbc$ 

Rbはベース抵抗 Cbcはペース・コレクタ容量であ る。 最近は製造技術の進歩により寄生容量や寄生 抵抗の低減が可能になり、 高い周波数で動作する トランジスタが得られるようになってきている 周波数特性をより改善するためにはペース抵抗の 低減が大きな課題である。 第3図は第1の従来例 のヘテロ接合バイポーラトランジスタの素子断面 図を示す。 半絶縁性基板 1 上に高濃度 n型 GaAs(n ·GaAs)からなるコレクタコンタクト層 2、 低濃度 n型GaAs(nGaAs)からなるコレクタ層 3上に高濃度 p型GaAs(p\*GaAs)からなるペース層 4、 さらにn

第4図は第2のヘテロ接合バイポーラトランジス タの素子断面図を示す図で、半絶縁性基板1上に 高濃度n型GaAs(n・GaAs)からなるコレクタコンタ クト層 2、 低濃度 n型 GaAs(nGaAs)からなるコレク 夕層 3 上に高濃度 p型 GaAs(p\*GaAs)からなるペー ス層 4、 さらに n 型 Ale. + Gas. + As(nAle. + Gas. + As )からなるエミッタ層5a、高濃度n型GaAs(n\*GaAs )からなるエミッタコンタクト層 5bを 順次形成 し 所定のパターンを有するマスクを用いてエミッタ 層 5aを前記ペース層 4 まで達するまで選択的に工 ッチングして、露出したペース層 4 上に組成 x を 0 から 1 まで直線的に変化させたひ化アンチモン 化ガリウム(GaAsı-\*Sb\*)層 44aとアンチモン化ガリ ウム (GaSb)層 44bえエピタキシャル成長してコンタ クト層を形成後、Au系の金属を蒸着してペース電極 が完成する。 第5 図は第2 のヘテロ接合パイポー ラトランジスタのベース電極コンタクト層のエネ ルギーバンド図で、ペース電極(金属)とアンチ モン化ガリウム(GaSb)層 44bの界面においてフェル ミレベルは価電子帯エネルギーバンドの内部にピ

型 Ale. \* Gae. \* As(nAle. \* Gae. \* As)からなるエミッタ 層5a 高濃度n型GaAs(n\*GaAs)からなるエミッタ コンタクト層5bを順次形成した構造である。 所定 のパターンを有するマスクを用いてエミッタ層 3 を前記ペース層4まで達するまで選択的にエッチ ングしてベース引き出し電極部を形成後,AuZn系の 金属を蒸著し 熱処理によるアロイ化によりペー ス電極を形成する ペース抵抗は内部ペース抵抗 外部ペース抵抗 ペース電極とペース層間のコン タクト抵抗からなり、 最近自己整合法によりペー ス電極と内部ペース領域の間隔が短縮しており 外部ペース抵抗は低減されている 例えばエミッ タの大きさが1.5μm×10μmのトランジスタでペー ス抵抗は各々内部ペース抵抗 3 Ω 外部ペース抵 抗4Ω コンタクト抵抗11Ωとなり、コンタクト 抵抗の寄与が大きい。 高濃度 p型 GaAs(p\* GaAs)と 金属とのコンタクト抵抗率は1×10- °Ω cm²程度あ り、 これ以上ペース抵抗を低減することは非常に 難しい この問題を解決するために第2のヘテロ 接合バイポーラトランジスタが提案されている。

ン止めされ 障壁が生じないので 理論的にはコ ンタクト抵抗率を2×10<sup>-0</sup>Ωcm<sup>2</sup>以下にできる。

発明が解決しようとする課題

ところが前記第2の従来例は以下のような欠点 がある。 GaAsとGaSbの価電子帯エネルギーパンド 差が0.68eVもあるためにGaAsとGaSbを界面におい てGaAs側に空乏層が広がり、 高い障壁が生じるた めに、GaAsとGaSbの間に中間層として混晶である ひ化アンチモン化ガリウム(GaAsı-xSbx)を設ける 必要がある。 V族の混晶であるGaAs:-\*Sb\*の成長 制御法はIII族混晶のIn\*Gai-\*As等に比べて非常に 難しく、 混晶中の原子の統計的分布の一様性が大 きくくずれ 単結晶ができなくなる場合もある 本発明は金属とp型GaSb間の極小のコンタクト抵 抗率を利用できるようにペース層を形成している 半導体材料とGaSbとの間に非常に簡単な結晶成長 法により形成できる中間層を設けて 非常にべー ス抵抗が小さく、 周波数特性の極めて優れたパイ ポーラトランジスタを提供することを目的とする

課題を解決するための手段

#### 作用

前記した超格子及びpGaSb層からなるペース電極 用コンタクト層を備えたパイポーラトランジスタ による作用は以下のようになる。 pGaAsとpGaSbを 直接接合する場合は価電子帯パンドエネルギー差

の p\* GaAsからなるペース層 4、 このペース層 4 上に 5×10'\*/cm\* 個の n 型不純物を含有する厚さ 200 0 Å の n Ale... Gae.. t Asエミッタ層 5a、 このエミッタ層 5a上に 5×10'\*/cm\* 個の n 型不純物を含有する厚さ 2000 Å の n GaAsからなるエミッタコンタクト層 5 bを 順次積層する。

所定のパターンを有する第1のマスクを用いてエミッタ層 5a、5bをペース層 4 に達するまで選択的にエッチングしてペース引き出し電極部を露出し、ペース引き出し電極部上に再び分子線エピタキシーによりノンドーブの厚さ 20 Åの GaSbと 4×10'°/cm²個の p型不純物を含有する厚さ 20 Åの p°G aAsの 5 周期の歪超杯子層 4aと超杯子層 4a上に 4×10'°/cm²個の p型不純物を含有する厚さ 50 Åの p°G aAs層 4bからなるペース電極コンタクト層をエピタキシャル成長する。 プロトン注入により素子間分離層 6 を形成する。 次にコレクタコンタクト層 2 の一部を露出し、5000 Åの Au Ge/Ni/Ti/Auからなるペース電極 44をそれぞれ形成して、ヘテ

によりPGAAS側に高い障壁が生じるが、 超格子の導入によりその障壁の高さを低く抑えられ、 また超格子層内のホールはトンネリングにより走行し、金属とPGaSbの界面ではフェルミレベルが価電子帯バンドエネルギーの内部にピン止めされるので、小さいコンタクト抵抗率が得られ、 ペース抵抗を大幅に低減できる。 PGAASとPGASb間に挿入エピカキシーにより容易に実現できる。 このように本発明により容易に実現できる。 このように本発明により良好な高周波特性を有し、 製造工程が容易なパイポーラトランジスタ提供できる

#### 実施例

以下、本発明の実施例を添付図面に基づいて説明する。第1図は本発明の一実施例の製造工程を説明するための素子断面図である。 半絶縁性の Ga As基板 1 上に分子線エピタキシーにより 3×10' \*/cm\*個の n 型不純物を含有する厚さ5000 Å の n Ga As コレクタコンタクト層 2、 5×10' \*/cm\*個の n 型不純物を含有する厚さ5000 Å の n Ga Asコレクタ層 3、4×10' \*/cm\*個の p 型不純物を含有する厚さ1000 Å

ロ接合パイポーラトランジスタが得られる。 第2 図は第1の実施例のヘテロ接合パイポーラトラン ジスタにおけるペース 電極コンタクト層のエネル ギーバンド構造を示す。 GaAsとGaSbの価電子帯の 不連続Δ BvはΔ Bv=0.68eVと大きいために GaAs とGaSbが接合した時にGaAs側で生じる障壁4aは GaAsとGaSbからなる超格子の導入により非常に低 く抑えられる。 また超格子層ではホールはトンネ ル効果で走行し、金属とGaSbの界面ではフェルミ レベルが価電子帯エネルギーパンド内部でピン止 めされるので、 電極とペース層間のコンタクト抵 抗は極めて小さいものとなる。 GaAsとGaSbの超格 子は分子線エピタキシーにより容易に形成され ベース電極コンタクト層の製造工程は極めて容易 である。 本実施例ではGaAsとAlGaAs系のヘテロ接 合バイポーラトランジスタを用いたが InGaAsと InAlAs系のヘテロ接合パイポーラトランジスタや その他いかなる材料系のパイポーラトランジスタ に応用できる

#### 発明の効果


このように本発明により、簡単な結晶成長法を用いて極めてペース抵抗の小さく、高い最大発信周波数を有するパイポーラトランジスタを実現できる。 したがって、本発明は、高速性能、製造工程の容易性、超高速単体デバイス、高集積化である。

## 4. 図面の簡単な説明

第1図は本発明の一実施例のヘテロ接合パイポーラトランジスタの素子断面図 第2図は本発明の実施例のエネルギーパンド図 第3図は第1の従来例のヘテロ接合パイポーラトランジスタの素子断面図 第5図は第2の従来例のエネルギーパンド図である。


1・・・・半絶縁性基板 3・・・・コレクタ風 4・・・・ペース風 4a・・・超格子 4b・・・・pGaSh 5a・・・・エミッタ風 44a・・・・GaAsi-×Sbx

代理人の氏名 弁理士 栗野重孝 ほか1名




**2** 

第 2 図



第 3 図



第 4 図

第 5 図

